1. L'evoluzione del CPO e il collo di bottiglia termico dei modulatori a microanello
La crescita esplosiva dei cluster di elaborazione dell'intelligenza artificiale e l'evoluzione di Banca dati Le velocità di interconnessione fino a 100 Gbps/linea e oltre hanno guidato la trasformazione della tecnologia Co-Packaged Optics (CPO) dal concetto iniziale all'implementazione su larga scala. Il suo valore fondamentale risiede nell'innovare la tradizionale architettura discreta "modulo ottico + scheda madre" e nel co-confezionare i chip optoelettronici sullo stesso substrato, riducendo la perdita di interconnessione di oltre il 60% e il consumo energetico del 30%, rendendola la pietra angolare per il supporto di connessioni ad altissima velocità. Interconnessione AI e scenari di comunicazione ad alta densità. I modulatori a microanello (MRM) sono diventati i dispositivi optoelettronici principali dei motori ottici CPO grazie alle loro dimensioni microscopiche, all'elevata efficienza di modulazione e alla naturale compatibilità con la tecnologia Wavelength Division Multiplexing (WDM). Tuttavia, vincolata dalle proprietà intrinseche del materiale e dall'ambiente termico estremo del packaging CPO, la stabilità della temperatura è diventata un collo di bottiglia chiave che limita il rilascio delle loro prestazioni. La deriva della lunghezza d'onda risonante causata dall'effetto termo-ottico e la deformazione strutturale della guida d'onda dovuta all'espansione termica danneggeranno direttamente il contrasto di modulazione e l'isolamento del canale, portando infine a un tasso di errore di bit (BER) del sistema superiore alla soglia di tolleranza.
A differenza del rilassato termico ambiente dei tradizionali moduli ottici collegabili, l'integrazione ad alta densità, l'elevata concentrazione di potenza e le caratteristiche di layout compatto del CPO Imballaggio avanzato hanno proposto requisiti sovversivi per la progettazione della stabilità termica dei modulatori a microanelli. È necessario raggiungere innovazioni approfondite in quattro dimensioni: l'essenza dell'ambiente termico, il meccanismo del dispositivo, l'adattamento del packaging e la collaborazione di sistema, piuttosto che semplicemente applicare schemi di controllo della temperatura tradizionali. Dal punto di vista della pratica industriale, l'attuale selezione tecnica dei modulatori CPO basati sulla fotonica al silicio conferma anche la posizione fondamentale della stabilità termica. Gli schemi tradizionali includono strutture MZM (Modulatore Mach-Zehnder) basate sulla fotonica al silicio, strutture a microanelli basate sulla fotonica al silicio, ecc. Sebbene le MZM offrano una migliore stabilità termica, le loro grandi dimensioni le rendono difficili da adattare alle esigenze di integrazione ad alta densità dei CPO. I modulatori a microanelli sono diventati la scelta preferita di aziende leader come TSMC e NVIDIA grazie alle loro dimensioni ridotte, ma la loro elevata sensibilità alla temperatura deve essere compensata da design come i riscaldatori integrati. Ciò evidenzia ulteriormente la necessità dell'idea di "progettazione con controllo della temperatura multidimensionale".
Questo diagramma illustra la struttura principale della tecnologia Co-Packaged Optics (CPO) di TSMC, che integra un chip elettronico e un chip fotonico al silicio in un unico pacchetto, utilizzando un modulatore a microanello per convertire i segnali elettrici in segnali ottici ad alta velocità.
Lo strato inferiore è dotato di pin a sfera saldati per le connessioni esterne. Lo strato verde del chip fotonico in silicio contiene il modulatore a microanello rosso, che riceve segnali elettrici e genera segnali ottici. Lo strato grigio del chip elettronico (EIC) pilota e controlla il chip fotonico in silicio, mentre il substrato superiore in silicio fornisce supporto fisico e interconnessione.
I segnali ottici generati dal modulatore microring vengono accoppiati in una fibra ottica tramite una struttura angolata, consentendo connessioni ottiche ad altissima velocità e bassa potenza tra chip di elaborazione e dispositivi esterni e risolvendo il collo di bottiglia della larghezza di banda della trasmissione tradizionale del segnale elettrico.
Lo strato inferiore è dotato di pin a sfera saldati per le connessioni esterne. Lo strato verde del chip fotonico in silicio contiene il modulatore a microanello rosso, che riceve segnali elettrici e genera segnali ottici. Lo strato grigio del chip elettronico (EIC) pilota e controlla il chip fotonico in silicio, mentre il substrato superiore in silicio fornisce supporto fisico e interconnessione.
I segnali ottici generati dal modulatore microring vengono accoppiati in una fibra ottica tramite una struttura angolata, consentendo connessioni ottiche ad altissima velocità e bassa potenza tra chip di elaborazione e dispositivi esterni e risolvendo il collo di bottiglia della larghezza di banda della trasmissione tradizionale del segnale elettrico.
2. L'essenza dell'ambiente termico CPO: alta densità e diafonia termica
Rispetto alla modalità di implementazione dei moduli ottici tradizionali con dissipazione del calore indipendente e isolamento fisico dai chip elettrici, la contraddizione principale del packaging CPO risiede nel problema di accoppiamento tra "carico termico concentrato e percorsi di diffusione termica limitati, dovuti all'integrazione ad alta densità". Il suo ambiente termico non è una conduzione lineare di una singola fonte di calore, ma un sistema complesso con più fonti di calore, più percorsi e un forte accoppiamento: i chip di commutazione (densità di flusso termico fino a 1000 W/cm² o più), i chip di accelerazione (XPU) e i motori ottici (consumo energetico a canale singolo di 5-10 mW, a livello di array fino a decine di watt) sono densamente disposti sullo stesso substrato ad alta velocità (come interposer in silicio, substrato organico).
Il calore forma un accumulo termico tridimensionale attraverso la conduzione del substrato, la radiazione inter-chip e la convezione intra-cavità, con conseguente temperatura di giunzione nell'area del motore ottico generalmente superiore di 15-25 °C rispetto a quella dei moduli tradizionali. Ancora più importante, il design compatto del packaging CPO (dimensioni del substrato solitamente nell'ordine delle decine di millimetri) fa sì che la diafonia termica presenti le caratteristiche di "accoppiamento forte in campo vicino e sovrapposizione in campo lontano": la distanza tra il circuito di pilotaggio, il fotorilevatore e il modulatore a microanelli all'interno del motore ottico è di sole centinaia di micron. Il riscaldamento locale formerà un gradiente termico su scala microscopica e la differenza di temperatura tra i microanelli di diversi canali può raggiungere i 5-8 °C, superando di gran lunga la soglia di tolleranza di 2-3 °C dei moduli tradizionali. Ciò causa direttamente lo squilibrio della coerenza della lunghezza d'onda multicanale e provoca interferenze fatali al sistema WDM.
3. Adattamento dei processi e innovazione strutturale: da RDL all'ottimizzazione del substrato
Dal punto di vista della pratica dei processi industriali, i punti critici dell'ambiente termico del confezionamento CPO hanno promosso direttamente l'ottimizzazione collaborativa della tecnologia di confezionamento e della progettazione dei dispositivi, che si riflette chiaramente nel Integrazione eterogenea I percorsi tecnici di aziende come TSMC, ASE Technology e Shenghe Jingwei sono altamente coerenti con l'idea fondamentale di "controllo di precisione della temperatura + bilanciamento del campo termico". Lo schema CPO di ASE precedentemente discusso e il processo di packaging 3D CPO con substrato di vetro di Shenghe Jingwei (Y11T359) adottano entrambi la tradizionale tecnologia RDL (Redistribution Layer). I loro materiali dielettrici sono polimeri organici come il PI, e le vie interstrato sono chiamate vie plastiche o TDV (Through Dielectric Via) organiche: tali vie dielettriche presentano una capacità parassita estremamente ridotta grazie alle loro proprietà isolanti, in grado di soddisfare i requisiti di larghezza di banda della trasmissione ad alta velocità CPO. Questa rappresenta una differenza fondamentale rispetto alla TSV (Through Silicon Via): la TSV genererà una capacità parassita MOS di tipo ossido-metallo semiconduttore a causa del suo materiale semiconduttore in silicio, che limita notevolmente le prestazioni di larghezza di banda.
Questo diagramma illustra l'interconnessione verticale e la progettazione dell'integrazione di sistema di un chip fotonico integrato al silicio. Il suo fulcro risiede nel consentire il funzionamento collaborativo con circuiti esterni attraverso connessioni elettriche sia sul lato superiore che su quello inferiore: il lato superiore è collegato direttamente al chip elettrico di pilotaggio tramite tecnologia di bonding ibrido, mentre il lato inferiore realizza il co-packaging con il circuito integrato specifico per l'applicazione (ASIC) tramite punti di saldatura. Sebbene questa struttura migliori l'efficienza di trasmissione del segnale, presenta anche significative sfide in termini di gestione termica. Il substrato di silicio, come base del chip, funge sia da piattaforma per dispositivi optoelettronici sia da percorso critico per la conduzione del calore. In generale, utilizzando un piastra di raffreddamento a liquido L'integrazione ad alta densità e l'elaborazione del segnale ad alta frequenza e alta velocità generano un calore considerevole all'interno del chip. Se questo calore non può essere dissipato efficacemente attraverso il substrato e la struttura del packaging, causerà una deriva delle prestazioni e una riduzione dell'affidabilità dei dispositivi optoelettronici. Pertanto, la gestione termica è un elemento fondamentale in tutta la progettazione di tali chip fotonici integrati al silicio, dall'architettura del chip all'implementazione del packaging, e deve essere ottimizzata insieme agli schemi di interconnessione superiore e inferiore per garantire un funzionamento stabile del sistema sotto carichi elevati.
Tuttavia, i tradizionali dielettrici polimerici organici presentano evidenti carenze: si decompongono facilmente ad alte temperature e hanno un elevato coefficiente di dilatazione termica (CTE), soggetto a delaminazione e crepe, che comporta rischi nascosti per l'affidabilità dei modulatori a microanello che operano in condizioni di riscaldamento a lungo termine. Sulla base di ciò, nel suo schema di integrazione di fotonica al silicio CPO (riferendosi a materiali come il packaging per fotonica al silicio OFC2025 Y11T96 di TSMC e la struttura di accoppiamento verticale per fotonica al silicio COUPE Y11T151), TSMC evita in modo innovativo i tradizionali via RDL e via TSV in resina PI e ottimizza il design strutturale per le esigenze di resistenza alle alte temperature dei modulatori a microanello ad alta velocità: il suo trasmettitore adotta modulatori a microanello e una delle misure principali è la rimozione del substrato di silicio originale del chip integrato per fotonica al silicio. In combinazione con la struttura di assemblaggio dell'accoppiamento verticale (Y11T151), si adatta alle esigenze di progettazione dei riscaldatori integrati sopra i microanelli, riduce l'accumulo termico e lo stress termico a livello di processo, garantisce l'affidabilità dei materiali in condizioni di riscaldamento a lungo termine e, allo stesso tempo, tiene conto dell'ottimizzazione della larghezza di banda (Y11T299) e del controllo del consumo energetico (Y12T14, Y11T323).
4. Controllo termico multidimensionale: raffreddamento attivo, layout e standard di affidabilità
Questo è un tipico caso di atterraggio dell'idea di "adattamento del processo di confezionamento all'ambiente termico", e un passaggio fondamentale nella gestione termica del CPOIl fulcro per risolvere questo problema è abbandonare il tradizionale approccio "dissipazione passiva del calore + isolamento semplice" e costruire un sistema di progettazione attivo basato su "controllo di precisione della temperatura + bilanciamento del campo termico". Innanzitutto, per affrontare il problema dell'aumento della densità di calore, è necessario adottare uno schema di "dissipazione gerarchica del calore + conduzione direzionale del calore". Ad esempio, implementare una struttura di raffreddamento a liquido a microcanali sotto chip elettrici ad alta potenza per esportare rapidamente il calore del core attraverso la convezione forzata del fluido di lavoro liquido e, allo stesso tempo, dotare l'area del motore ottico di una camera di vapore ultrasottile per controllare la fluttuazione della temperatura di giunzione locale del modulatore a microanello entro ±1 ℃.
Questo diagramma illustra la struttura centrale del CPO (Co-Packaged Optics), con un requisito progettuale fondamentale: la temperatura di transizione vetrosa (Tg) del materiale di riempimento del giunto di saldatura BGA deve essere >200 °C. Questo requisito supporta direttamente l'obiettivo principale della gestione termica del CPO. Da una vista in sezione trasversale, il CPO è costituito da un substrato di Si, un chip elettrico (EIC), un chip fotonico in silicio e un substrato di co-packaging, con ogni strato collegato elettricamente e meccanicamente tramite giunti di saldatura BGA. Grazie all'elevata integrazione e densità di potenza, il flusso termico del CPO è di gran lunga superiore a quello del packaging tradizionale, il che comporta ambienti ad alta temperatura prolungata durante il funzionamento e la produzione, il che impone sfide rigorose in termini di affidabilità termica. La selezione di materiali di riempimento con Tg >200 °C è proprio per soddisfare questa esigenza di gestione termica. Tali materiali mantengono la rigidità strutturale alle alte temperature, mitigando lo stress causato dalla discordanza di dilatazione termica tra diversi materiali e prevenendo la deformazione del giunto di saldatura e la rottura per fatica dovuta ai cicli termici. Ciò supporta un funzionamento stabile a lungo termine in scenari di comunicazione ottica ad alta velocità ed è un componente fondamentale per garantire l'affidabilità termomeccanica nel sistema di gestione termica CPO.
In secondo luogo, ottimizzare il layout termico del substrato e la progettazione dell'isolamento termico, costruire un modello di distribuzione del campo termico basato sulla simulazione termica agli elementi finiti (come ANSYS Icepak), disporre la matrice di microanelli nella zona termicamente neutra del substrato, bloccare il percorso di conduzione del calore dai chip ad alta potenza ai microanelli attraverso scanalature di isolamento termico (larghezza ≥200 μm) e supporti a bassa conduttività termica (come guarnizioni ceramiche in nitruro di alluminio) e controllare la distanza tra i microanelli affinché sia ≥100 μm per ridurre la diafonia termica intercanale. In terzo luogo, stabilire standard di gestione e controllo della soglia termica del packaging CPO e chiarire il limite superiore della temperatura di giunzione operativa del motore ottico ≤45 ℃ e la differenza di temperatura intercanale ≤3 ℃ in combinazione con le caratteristiche di deriva termica dei microanelli e i requisiti di trasmissione del sistema, in modo da evitare l'impatto dell'ambiente termico sulle prestazioni dei microanelli dalla sorgente.